ISY
Hem

Välkommen till ISYs interna webbsidor

B-huset

Institutionen för systemteknik (ISY) är central inom olika ingenjörsutbildningar både vad gäller baskunskaper och tillämpade kurser. Forskningen baseras främst på industriella behov och spänner från helt grundläggande frågor till mera applikationsnära frågor.

Grundutbildning

Institutionen erbjuder cirka 100 olika kurser inom fyra grundutbildningsområden: Bild, Elektronik, Reglersystem och Telekommunikation. Inom universitetets program finns ett antal inriktningar som vi koordinerar.

Forskning

Forskning och forskarutbildning bedrivs inom ämnesområdena: Datorseende, Elektronik och datorteknik, Fordonssystem, Informationskodning, Kommunikationssystem och Reglerteknik.

Examensarbete

Här finns också information om hur man hittar och gör examensarbete hos oss.

Framläggningar

  • 2026-09-04 kl 09:00 i ISY Systemet

    Evaluating Hybrid Key Exchange in TLS 1.3 with MbedTLS

    Författare: Hannes Linde
    Opponent: Madeleine Nilsson
    Handledare: Gustaf Åhlgren
    Examinator: Onur Günlü
    Nivå: Avancerad (30hp)

  • 2026-09-04 kl 10:00 i Nollstället (ISY)

    Design and Implementation of an FPGA-Controlled Digital Class-D Audio High-Power Amplifier using Three-Level Delta-Sigma Modulation

    Författare: Elias Aguilar Olsson
    Opponent: Nino Seide
    Handledare: Hampus Malmberg
    Examinator: Alireza Saberkari
    Nivå: Avancerad (30hp)

  • 2026-09-04 kl 15:00 i Transformen, ISY

    One big FPGA or Many Small Ones? A Quantised CNN Hardware Showdown

    Författare: Oussama Al Mahdi Riahi
    Handledare: Kent Palmkvist
    Examinator: Abdolvahab Khalili Sadaghiani
    Nivå: Avancerad (30hp)

  • 2026-09-10 kl 10:00 i Transformen

    Evaluation of Embedded Scalable Platforms (ESP) – A Case Study on RISC-V Processor and HLS Accelerator Integration

    Författare: Mari Jenn Barcebal Cabalquinto
    Opponent: Zihan Li
    Handledare: Abdolvahab Khalili Sadaghiani
    Examinator: Jose Nunez-Yanez
    Nivå: Avancerad (30hp)

    Modern heterogeneous system-on-chip (SoC) architectures increasingly combine
    general-purpose processors with specialized hardware accelerators. Frameworks such as
    the Embedded Scalable Platform (ESP) aim to simplify the development of such systems
    by providing reusable architectural components, standardized interfaces, and automated
    accelerator-integration mechanisms. However, the practical usability of the complete ESP
    development workflow depends not only on these architectural abstractions, but also on
    the surrounding development environment, external CAD tools, configuration procedures,
    and debugging process.
    This thesis evaluates ESP from a practical developer and system-integration perspective through an engineering case study. An ESP-based heterogeneous SoC was configured using an Ibex 32-bit RISC-V processor and a custom General Matrix Multiplication
    (GEMM) accelerator implemented using high-level synthesis (HLS).

  • 2026-09-10 kl 10:00 i Transformen

    Implementing a Graph Neural Network Accelerator on a Resource-Constrained FPGA – A Case Study on the Reliability of High-Level Synthesis Resource Estimates

    Författare: Zihan Li
    Opponent: Mari Jenn Barcebal Cabalquinto
    Handledare: Abdolvahab Khalili Sadaghiani
    Examinator: Jose Nunez-Yanez
    Nivå: Avancerad (30hp)

    Graph neural networks combine sparse, irregular aggregation over a graph’s edges
    with dense matrix multiplication, and FPGA accelerators for them are typically developed
    and evaluated on large, capable devices. This thesis ports one such accelerator, SGRACE,
    onto a substantially smaller one — the Zynq-7020 of a PYNQ-Z2 board — and determines
    whether a real FPGA implementation and bitstream can be produced there, and at what
    cost.