LiU Homepage
Föreläsning 5 - Cacheminnen TSEA83
Innehåll
Ytterligare höjning av prestandan mha cacheminne. Minnesacess tar 1 klockcykel? Varför måste datorer ha cacheminnen? Rums- och tidslokalitet. Olika implementationer: helt associativ, direktmappad och flervägs. Utbytesalgoritmer. Write thru vs write-back.
Vi tittar även på pipeline-labben.
Litteraturanvisningar
Informationsansvarig: Anders Nilsson
Senast uppdaterad: 2018-01-11
