


## 4. Pipelining

2

## 4. Pipelining

Det finns en pipelind biltvätt i Linköping ...



- De tre momenten tar lika lång tid
  - Alla bilar går igenom samma program
- ➔ Väntetid 1/3  
Genomströmning 3

OBS, vi får inte uppsnabbningen gratis.  
En del utrustning måste finnas på flera ställen!


3



## OR-datorn är för långsam!

- LDA 12 (exempelvis)

• Hämta :	3 CP
• K2	1 CP
• Absolut:	3 CP
• EXE:	4 CP
<hr/>	
Summa:	11 CP



Alltså 11 CPI (clocks per instructions)  
Vi siktar på 1 CPI!

6

## Vad kan göras på OR-original?

- Parallellism
  - Tryck ihop mikrokoden, dvs gör flera  $\mu$ op samtidigt
- Förhämtning:
  - hämta nästa instruktion under exekvering av pågående instruktion

```
adr->M->dr
dr->tr
tr->ar
status
```

Exe av LDA


```
pc++->adr
adr->M->dr
dr->ir
```

Hämta nästa  
instruktion

```
mpc++
mpc++
mpc++
K2->mpc
```

7

## Apropos klockfrekvensen



Leta rätt på längsta  
tidsfördröjningen  
mellan två register.  
Kalla den T.  
Då gäller  
 $f < 1/T$

Brukar kallas kritisk väg


8

## Steg 1

- + Omplacering av register
- + Ta bort onödiga register
- + Förbättrat SR
- Lång kritisk väg

### Nya LDA 12

- Hämta 1 CP
- K2 1 CP
- Absolut 1 CP
- EXE 1 CP



9

## Steg 2

- Skilda program- och dataminnen
- Bredare programminne, så att hela instruktionen kan hämtas på 1 CP

OP M byte

- Nya LDA 12
  - Hämta 1 CP
  - K2 1 CP
  - Absolut
  - EXE 1 CP

10

## Flera register!

Registerfil


Exempelvis:  
 ADD R3,R2,R1      ; R3 = R2+R1

11

## RISC = reduced instruction set computer

- Vi avskaffar XR,SP och inför generella register
- Vi avskaffar flera a-moder per instruktion
  - ADD Rx,Ry,Rz inga andra adr-moder!
  - LD Rx,(Ry) enda sättet att läsa i minnet!
  - ST (Rx),Ry enda sättet att skriva i minnet!
- Vi avskaffar MPC och mikroprogrammering
  - Mikroprogrammen försvinner inte utan finns på annan form i maskinen



12



13

## ATMEL AVR

- Trevlig 8-bitars controller
- C-kompilator finns: avr-gcc
- Massor med kul I/O



14

## Pipelinediagram

```


0: LD  R1, (R0) ; R1 := DM(R0)
1: ADD R3, R2, R1 ; R3 := R1 + R2
2: JMP 0 ;
3: XXX

```

PC	0	1	2	3	0	1
IR		LD	ADD	JMP	NOP	LD
regs			LD	ADD	-	NOP

1 inst/CK  
 JMP ger en NOP i pipelinen

15




16

## Några instruktioner, alla 32b


<b>ADD</b> Rd, Ra, Rb ; Rd=Ra+Rb	6 5 5 5	OP   d   a   b   -
		16
<b>ADDI</b> Rd, Ra, K ; Rd=Ra+K		OP   d   a   K
		16
<b>MOVHI</b> Rd, K ; RdH=K, RdL=0		OP   d   -   K
		16
<b>LD</b> Rd, K(Ra) ; Rd=dmem(Ra+K)		OP   d   a   K
		11
<b>ST</b> K(Ra), Rb ; dmem(Ra+K)=Rb		OP   K   a   b   K
		11
<b>SFEQ</b> Ra, Rb ; F = (A==B)?1:0		OP   -   a   b   -
		11
<b>JMP</b> K ; PC = PC+K		OP   K
		26
<b>BF</b> K ; PC = F ? PC+K : PC+4		OP   K
		26

17







18




19




20



21



22



23

## Problem

- 1. Hopp**, Önskade instr kommer ibland in i pipelinen
  - >Instruktionen efter ett hopp exekveras alltid
  - >Ytterligare en instr. därefter ersätts med NOP
- 2. Databeroenden**, Reg läses i steg 2 o skrivs i steg 5
  - >**data forwarding**
- 3.** Pipelinen måste i vissa lägen stängas av, **stall**

24

## Problem 1: Hopp

```

0:SFEQ ... ; sätter flaggan F
4:BF K     ; hoppar eventuellt till 20
8:XXX     ; instr. exekveras alltid
C:YYY
...
20:ZZZ


```

### Vi bestämmer:


Instruktionen  
XXX  
exekveras alltid

- Fördröjt hopp: XXX kan vara
- en nyttig instr flyttad hit av kompilatorn
  - (software) NOP

25



26



27

## Pipelinediagram

PC	IR1	IR2	IR3	IR4	
0					Instr efter hoppet exekveras alltid
4	SFEQ				
8	BF	SFEQ			Vid taget hopp måste en NOP muxas in
C	XXX	BF	SFEQ		
20	NOP	XXX	BF	SFEQ	

**Diskussion:** Hur ska de två muxarna i första steget styras?

```

if ((IR2.op==BF and F==1) or (IR2.op==J))    /* taget hopp */
  IR1 = NOP;
  PC = PC2;
else // annan instr, F=0
  IR1 = pmem;
  PC = PC+4;

```

29

## Problem 2: Databeroende

0: ADD R5, R2, R1


4: ADD R8, R5, R5

8: MUL R3, R5, R5

Farlig situation, som måste åtgärdas direkt! Data Hazard

Problemet beror på att det tar flera klockcykler innan registret R5 uppdateras!

30



31

Hur ska de gula muxarna styras?  
Det finns två situationer:

if IR2.op == "instruktion som läser reg."  
if IR3.op == "instruktion som skriver reg."  
if IR2.a == IR3.d or IR2.b == IR3.d  
muxarna = ...;

if IR2.op == "instruktion som läser reg."  
if IR4.op == "instruktion som skriver reg."  
if IR2.a == IR4.d or IR2.b == IR4.d  
muxarna = ...;

33


## Problem 3: Stall

0: LD R3, K(R2) ; läs från minnet

4: ADD R4, R3, R3 ;

Problemet beror på att minnet sitter 1 klockcykel efter ALU-n.

34



35





