

## TSEA28 Datorteknik Y, lösningar till tentamen 171026

1. a) Eftersom M-fältet används för att ange GRy så kommer inte ASR innehålla korrekt adress. ADDLONG behöver först addera den minst signifikanta delen och samtidigt påverka flaggorna, sedan räkna fram nästa adress (använder här PC) och slutligen addera mest signifikant del. Addition Kopiera GRx till AR, minska AR med 1 (från uM), spara nya värdet i GRx och hoppa till adress 0 om inte noll, annars flytta IR till PC för att genomföra hoppet. Placera mikrokoden på 1:a lediga adress, dvs adress 11.

Adress	Mikrokod	Kommentar
11	buss:=IR, R:=0, S:=0, AR:=buss, uPC:=uPC+1	; IR till AR
12	AR:=AR+buss, buss:=uM(=1)	; AR=AR+1, påverka ej flaggor
13	buss:=AR, ASR:=buss, uPC:=uPC+1	; AR till ASR
14	buss:=GRx, R:=0, S:=1, AR:=buss, uPC:=uPC+1	; GRy till AR
15	buss:=PM, AR:=AR+buss, uPC:=uPC+1	; addera PM(ASR), påverka flaggor
16	buss:=IR, ASR:=buss, uPC:=uPC+1	; IR till ASR
17	buss:=GRx, R:=0, S:=0, AR:=buss, uPC:=19 om C=0 annars uPC+1	; GRx till AR, hoppa över 1 adress ; om C=0
18	AR:=AR+buss, buss:=uM(=1)	; AR=AR+1, påverka ej flaggor
19	AR:=AR+buss, buss:=PM, uPC:=0	; Addera PM(ASR), påverka flaggor, ; hopp till 0 (nästa instruktion)

b) 8 olika tider beroende på hur M-fältet inställt samt om 1:a additionen gav C=1. Adress 0-2 utförs alltid. Beroende på M utförs 3, 4 eller 5+6. Antag M=11 ger lika kort tid som för M=00 (1 adress). Från adress 11 och framåt är det antingen 8 eller 9 adresser som utförs, beroende på C-flaggan efter addition på rad 15. Detta ger möjliga exekveringstider av 3+1+8, 3+2+8, 3+1+9 eller 3+2+9. Dvs det kan ta 12, 13 eller 14 klockcykler.

c) Opcode = 0001, Grx=10, M=01, A=\$51 => \$1951

2. a) I en VLIW-processor innehåller varje instruktion en fast uppsättning av mindre instruktioner att utföra parallellt i varje klockcykel. Det går inte att ändra ordning eller tidpunkt på varje deloperation, utan den bestäms vid kompileringen. I en superskalär processor startas flera mindre instruktioner samtidigt, och processorn kan själv avgöra vilka som ska startas samtidigt.

b) En styrkonflikt innebär att processorn inte vet var nästa instruktion att utföra finns. Tex kan detta bero på att ett villkorligt hopp utförs, och innan villkoret är beräknat kan inte nästa instruktion hämtas.

c) Ja, två olika arkitekturer kan implementera samma instruktionsuppsättning. Exempel på detta är intel x86 kod som implementeras i helt olika arkitekturer av Intel och AMD.

d) RAM (Random Access Memory) tillåter skrivning av data från processorn in i minnet, medan ROM (Read Only Memory) endast tillåter läsning. Skrivning i RAM ska vara ungefär lika snabb som läsning. RAM är volatilt (tappar innehåll vid spänningsbortfall) medan ROM är icke-volatilt (behåller innehåll även vid spänningsbortfall).

e) Aritmetisk skift kopierar teckenbiten vid skiftning, medan logisk skift skiftar in 0 till vänster.

3. Antagandet att rutinen ska vänta till I/O-enheten är redo framgick inte så tydligt. Om man antar detta är följande en lämplig lösning:

```
SkickatillIO:  move.b    $10040,D1    ; hämta info från I/O om vi kan skicka
               and.b     #$02,D1     ; Testa om bit 1=0
               bne      SkickatillIO ; Bit var 1, vänta på tillgång I/O
               move.b   (A0)+,$10042 ; Skicka ut värde
               sub.w    #$01,D1     ; Kontrollera om klar
               bne      SkickatillIO ; nej, fler tecken kvar, skicka dom
               rts                ; ja, hoppa tillbaks
```

4. a) Avbrottsrutin => måste spara register och återställa vid avslutning.

```
Avbrott:      move.l    A0,-(A7)    ; Spara A0 på stack
               move.l    D0,-(A7)    ; Spara D0 på stack
               move.b    $10082,D0   ; hämta bit 1 och 0 (index till $5000)
               and.l     #$03,D0     ; Nollställ alla bitar utom 1 och 0
               add.l     #$5000,D0   ; Beräkna adress i tabell på $5000
               move.l    D0,A0       ; peka på rätt värde
               move.b    (A0),D0     ; Hämta indexvärde till tabell på $5010
               add.l     #$5010,D0   ; Beräkna adress i tabell på $5010
               move.l    D0,A0       ; peka på rätt sifferutseende
               move.b    (A0),$10080 ; skicka ut på display
               move.l    (A7)+,D0    ; återställ register
               move.l    (A7)+,A0
               rte                ; klar med avbrott
```

b) Vid avbrottet kommer stacken fyllas med återhopsadress (4 byte), flaggor (2 byte) samt två 32-bitars register (A0 och D0) dvs totalt  $4+2+4+4 = 14$  byte.

5. a) 110-01101. Utöka först indata till 5 bitar => teckenförläng

```
Lånebitar:    L (decimalt)
               11110   (-2)
               -01101  (13)
               -----
               10001   (-15)
```

Svar: 10001

b)  $42_{10} = (32+8+2)_{10} = 101010_2 = 2A_{16}$ . Kontroll:  $2*16+10=42$

c)  $\$B3 + \$AD = \$160$ , dvs carry ut.

```
Carry:      1 11111
             10110011
             +10101101
             -----
             01100000
```

Flaggorna blir  $Z=0$  (resultat inte 0),  $C=1$  (addition av positiva heltal större än tillgänglig storlek),  $N=0$  (bit 7 = 0),  $O=1$  (spill om 2-komplementstal adderas, dvs flaggan N visar fel värde).

6. a)  $16384/16=1024$  cachelines

b) De 1024 cacheline delas upp i 2 grupper om 512 cacheline. Det behövs 9 bitar för att peka på en rad i en sådan grupp. Dessa 9 bitar kallas index.

c) Av adressen används de 4 minst signifikanta bitarna till position i cacheline, de följande 9 bitarna används för att peka på cachline (index). Resterande ( $32-9-4=19$ ) bitar används till tag. Steglängden  $\$100 = 0000\ 0001\ 0000\ 0000_2$ . Varje ökning av steg ökar index-värdet med  $0\ 0001\ 0000_2$ . Indexvärdet blir då  $\$010$ ,  $\$020$  etc. När index nått värdet  $\$1f0$  börjar det om på 0 igen. Detta nås efter 32 steg. Eftersom det finns två vägar i cachen kan samma index användas två gånger innan tidigare värde behöver kastas ur cache. Det betyder att  $2*32$  värden kan läsas innan cachelines börjar ersättas.