

TSEA28 Datorteknik Y (och U)

Föreläsning 13

Kent Palmkvist, ISY



TSEA28 Datorteknik Y (och U), föreläsning 13

2025-04-25 2

Dagens föreläsning

- Strukturella konflikter
- Minnen
- Cache

Praktiska kommentarer

- Sorteringsuppgiften: Glöm inte testa mer än given sekvens i labbdokumentet!
 - Flera lika värden?
 - Minsta möjliga värdet (0x8000)
 - Största möjliga värdet (0x7fff)
 - Bara positiva respektive bara negativa värden?
- Sorteringstävlingen deadline: Onsdag 14/5 kl 23:59.
 - Jag ska kunna ladda design, ändra värden i PM adress E0-FF, trycka på regs=0, nollställ klockcykler, och sedan Kont.
 - Sista maskinkodsinstruktionen ska vara "HALT" från 1:a delen av labben (eller använda SEQ-fältet).

Konflikter i pipelined processor (oftast RISC)


Mål för datorarkitektur

- Utför så många instruktioner (arbete) per tidsenhet som möjligt
 - Med begränsning av effektförbrukning och pris
- Orsak till ökande beräkningskrav (applikationsområden)
 - Matematiska beräkningar (väderprognoser, lösning av ekvationssystem, simulering av konstruktioner, CAD)
 - Multimedia (ljudkodning, bildkomprimering)
 - Kryptering (krypterad överföring, signering, bitcoin, block-chain)
 - Kommunikation (modulering, felrättande koder)
 - Autonoma system (maskininlärning, identifiering)

Typer av konflikter i en pipelinad processor

- Tillåter flera instruktion exekverade parallellt
 - Starta nästa innan föregående utförd färdigt
- Startar fortfarande bara en instruktion per klockcykel
 - Sekvensiell instruktionsexekvering
 - Arbetar parallellt med olika delar av flera instruktioner samtidigt
- Får problem med diverse konflikter
 - Tvingas stanna exekvering av efterföljande instruktioner i vissa fall (STALL)

FIGURE 7.20 The five-stage pipeline



© Morgan Kaufmann 2014


Typer av konflikter i en pipelinad processor

- Datakonflikt (data inte tillgänglig)
 - Data inte tillgängligt från annan tidigare instruktion
`ADD R3,R4,R5 ; R3 = R4+R5`
`ADD R2,R3,R4 ; R3 inte tillgänglig direkt (R2=R3+R4)`
- Styrkonflikt (nästa instruktion hämtas fel)
 - Icke-linjär instruktionssekvens
`BRA newplace ; nästa instruktion blir inte`
`other: MOVE R2,#23 ; instruktion på nästa adress`
- Strukturell konflikt (upptagen hårdvara)
 - Beräkningsenhet/resurs upptagen av annan instruktion
`ADD R0,R1,R2 ; addition både av operand och`
`LDR R0,[R0,#4] ; adressberäkning`

Styrkonflikt

- Nästa instruktion hämtas innan hopp avkodats
 - Execute påverkar programräknare (PC)
 - Måste låta bli utföra två instruktioner
 - Kasta bort hämtade instruktioner
- Gäller även subrutinanrop, avbrott etc.
- Villkorliga hopp som inte tas kostar inget extra

FIGURE 7.35 Pipeline bubbles caused by branch instructions



Strukturell konflikt exempel (minneläsning)

- Exempel: LDR D,(S1,#L) följd av ytterligare en likadan instruktion
 - Måste ge registerfil tid att spara värde från minne
- Samma hårdvara (minne) behöver ge access till flera instruktioner samtidigt

FIGURE 7.32 Extending the pipelined architecture by adding data memory





FIGURE 7.34 Fixing the load timing



Hantering av strukturell konflikt

- Enklast? Mer hårdvara
 - Exempel: Ytterligare minnesport för samtidig läsning/skrivning
 - Mer hårdvara ökar kostnad
 - Avvägning mellan prestandavinst jämfört med kostnad
- För programmeraren
 - Undvik sekvenser som genererar strukturell konflikt
 - Specifika lösningar beroende på arkitektur
 - Ny arkitektur kräver omkompilering av kod

Exempel på hantering av pipelineproblem via programvara

- Skalarprodukt av två vektorer med 40 element var

$$\sum_{i=1}^{40} x_i \cdot y_i = x_1 \cdot y_1 + x_2 \cdot y_2 + \dots + x_{40} \cdot y_{40}$$

- Antag enkel pipelined dator

- Delayslot och ingen forward

- Hopp utför även instruktionen efter
- Resultat från beräkningar kan inte läsas av instruktionen direkt efteråt

```
dotprod: mov r0,#40      ; r4 och r5 pekar på vektorerna
          mov r1,#0      ; r0 är loopräknaren
          ; r1 är ackumulator

loop:     ldrshr2,[r4],#2 ; Läs ur 1:a vektor, öka sedan r4 med 2
          ldrshr3,[r5],#2 ; läs ur 2:a vektor
          mul  r3,r3,r2   ; beräkna M[r4]*M[r5], öka r4 och r5 med 2
          add  r1,r1,r3
          subsr0,r0,#1    ; räkna ned loopräknare
          bne  loop
          nop             ; ← Delayslot för hoppet

          bx   lr         ; återhopp från subrutin
```

Databeroenden i koden

- r3 används direkt efter läsning i multiplikation och sedan i addition.

- Ger stall i pipeline vid varje instruktion (mul samt add)

- Varje varv: 1+1+2+2+1+1+1= 9 klockcykler

- Totalt 1+1+40*9+1 = 363 klockcykler

- Försök använda delayslot

- Måste hitta lämplig instruktion att flytta

```
dotprod: mov r0,#40      ; r4 och r5 pekar på vektorerna
          mov r1,#0      ; r0 är loopräknaren
          ; r1 är ackumulator

loop:     ldrshr2,[r4],#2 ; Läs ur 1:a vektor, öka r4 med 2
          ldrshr3,[r5],#2 ; läs ur 2:a vektor, öka r5 med 2
          mul  r3,r3,r2   ; produkt av vektorelement
          add  r1,r1,r3
          subsr0,r0,#1    ; räkna ned loopräknare
          bne  loop
          nop             ; ← Delayslot för hoppet

          bx   lr         ; återhopp från subrutin
```

Utnyttja delayslot

- Subs r0,r0,#1 måste ligga före bne, kan inte flyttas
- add r1,r1,r3 kan placeras i delayslot

- Sparar 40 klockcykler. Dessutom minskar databeroende => ytterligare 40 sparade cykler

- totalt 283 klockcykler
 - (ca 20% bättre)

- Nästa förändring

- Rulla upp loop (dvs utför flera beräkningar i varje varv i loop)

```

dotprod:  mov r0,#40      ; r4 och r5 pekar på vektorena
           mov r1,#0      ; r0 är loopräknaren
           ; r1 är ackumulator

loop:     ldrshr2,[r4],#2 ; Läs ur 1:a vektor, öka sedan r4 med 2
           ldrshr3,[r5],#2 ; läs ur 2:a vektor, databeroende!
           mul  r3,r3,r2   ; produkt av vektorelement
           subsr0,r0,#1   ; räkna ned loopräknare
           bne  loop
           add  r1,r1,r3   ; ← Delayslot för hoppet

bx  lr    ; återhopp från subrutin

```

Utrullad loop, 2 mult per loop

- Minskar databeroende, tar bort STALL

- Sparar 40 klockcykler ytterligare
- 243 klockcykler

- Bättrat på prestanda för skalärprodukt med totalt $120/363=33\%$

```

dotprod:  mov r0,#40      ; r0 är loopräknaren
           mov r1,#0      ; r1 är ackumulator

loop:     ldrshr2,[r4],#2 ; 2 iterationer per loop döljer
           ldrshr3,[r5],#2 ; databeroenden vilket ger
           ldrshr6,[r4],#2 ; färre STALL
           ldrshr7,[r5],#2
           mul  r3,r3,r2
           mul  r6,r6,r7
           add  r1,r1,r3
           sub  r0,r0,#2   ; Räkna ner loopräknaren med TVÅ!
           bne  loop
           add  r1,r1,r6   ; <-- Delayslot för hoppet

bx  lr

```

Minnen

Problem med högre klockfrekvenser


- Alla delar i datorn är inte lika snabba
 - Register skickar fort ut värden på bussen/till beräkningsselement
 - ALU går olika fort beroende på operation
 - Shift, AND, OR etc. går fort
 - Add/sub går långsammare
 - Multiplikation ännu långsammare
- Minnen är långsamma
 - Större minnen långsammare än mindre minnen ($\sim$ logaritmisk relation)
- Fysisk gräns: ljusets hastighet
 - 10 GHz motsvarar 100 ps/klockcykel = 3 cm (vakum!)
 - Långsammare på chip pga material
 - Ren propageringstid, inte medräknat tid för upp och urladdning av kapacitanser!

Minnesegenskaper

- Många olika egenskaper intressanta
- Processorns användning av minnesceller
 - Kan värde skrivas in i minnesceller (read-write resp. read-only)
 - Latens för läsning och skrivning
 - Genomströmningshastighet för läsning och skrivning
 - Försvinner värdena när strömmen slagits av (flyktiga)
- Tekniska/ekonomiska begränsningar
 - Pris per bit i minnet
 - Storlek på minnet
 - Speciell hantering för att behålla värdet (dynamiska)
 - Möjlighet skriva om innehåll
 - Effektförbrukning

Minnesstruktur

- Minnesbitarna oftast utlagda som en 2-dimensionell array på chip
- Adressen delas i två delar
 - En del av adressen väljer rad i array
 - Andra delen väljer kolumn



Minnesegenskaper – läsbara (av processorn)

- Enbart läsning (ROM, Read Only Memory)
 - Processorn kan bara läsa, inte skriva till minnet med en enkel instruktion
- Maskprogrammerade ROM
 - Programmeras vid tillverkning, billigt i stora volymer
- PROM: Programmable Read Only Memory
 - Skrivning kan göras 1 gång, oftast i speciell programmeringsutrustning
- EPROM: Erasable Programmable Read Only Memory
 - Minnet kan raderas i speciell utrustning (t ex UV) och programmeras om
- EEPROM: Electrically Erasable Programmable Read Only Memory
 - Minnet kan raderas cell för cell eller block elektriskt, eventuellt utan speciell utrustning. Långsamma att skriva
- FLASH: Speciell typ av EEPROM
 - Kan inte radera enstaka celler, utan stora block (kByte eller Mbyte) raderas per gång. Långsamma att skriva.
 - Tekniken i USB-stickor och SSD-diskar

Minnesegenskaper – läs/skriv direkt

- Läs och skriv (RAM, Random Access Memory)
 - Processorn kan skriva och läsa till varje cell i minnet
- Beroende på teknik kan värdet i minnet försvinna om man inte läser värdet inom viss tid
 - SRAM: Statiskt RAM, värdet ligger kvar så länge strömmen är på
 - DRAM: Dynamiskt RAM, värdet försvinner om inte det läses och skrivs tillbaks inom viss tid (1-10 ms mellan varje läsning)
 - Bygger på lagring av laddning i en kondensator som sakta laddas ur
 - Jämför skriva i sanden på en strand med vågor. Texten blir till slut oläslig om den inte skrivs om med jämna mellanrum
 - SRAM mycket dyrare per minnescell och snabbare än DRAM

Fler detaljer om minnestiming för DRAM

- Dynamiskt minne är mer komplicerat att kommunicera med
 - Varje minne har en controller som styr refresh och kommunikation
 - Ett protokoll med ca 25 kommandot
 - Ex: Datablad till Micron 256Mbit DDR3 minne är 211 sidor långt
- Mål med minnesdesign
 - Få pinnar, låg effektförbrukning
 - Hög genomströmningshastighet (pipelining)
- Alla persondatorer och telefoner använder DRAM






Figure 2: Simplified State Diagram



DRAM, läsning

- Aktivera först rätt bank (del) av minne och välj rad
- Välj sedan kolumn i raden och gör läsning eller skrivning
- Notera burst av data (flera adresser i sekvens)
 - Hög genomströmningshastighet då
- Många klockcykler mellan varje kommando!
 - Ganska stor latency



Egenskaper hos DRAM (DDR3 exempel)

- Lång tid start slumpmässig läsning/skrivning
 - 11+8 klockcykler
 - Klockfrekvens ca 500 Mhz => ca 2.5 M access/sekund
 - Hopplöst långsamt!
 - 2.5 GHz CPU => 1000 klockcykler i CPU per minnesaccess
 - Pipelined minne => Kan påbörja fler accesser
- Möjlighet läsa burst av data
 - Kan läsa många data i sekvens (8 i DDR3 exemplet)
 - Utan att behöva vänta mellan varje data
 - Kan få hög genomströmningshastighet
- Aktuell DRAM generation DDR5 (fler men snabbare klockcykler)

Minnesegenskaper – flyktigt/icke flyktigt

- Flyktigt minne, förlorar informationen vid spänningsbortfall
 - engelsk term: volatile
 - Måste initieras/fyllas när strömmen slås på (t ex SRAM, DRAM)
 - Slumpmässigt/pseudoslumpmässigt innehåll när ström slås på
- Icke-flyktiga minnen, behåller värde även om strömförsörjning tas bort
 - T ex: ROM, EPROM, FLASH
- Måste finnas icke-flyktigt minne i en dator
 - Annars vet maskinen inte vad som ska göras när strömmen slås på
 - BIOS, bootsekvens, etc.
 - Brukar vara av ROM typ
 - FLASH vanligt (tillåter uppdatering av bootsekvens etc.)

Andra typer av minne

- Lagring av information som magnetisk egenskap
 - Hårddisk, floppy disk, magnetiska media (dock inte som program eller dataminne)
 - Ferromagnetiska minnen (FRAM, MRAM), icke-flyktigt utan behov att raderas i block
 - Skrivbara DVD (kombinerar optisk och magnetisk egenskap)
- Seriella minnen: lång väntan på 1:a värdet, sedan ganska snabbt nästa värde i samma sekvens
 - Hårddisk (ej SSD), floppy disk (roterande media)
 - Kassettband, tape (används fortfarande för backup)

Sammanfattande minneshierarki

- Primärminne (data och programminne)
 - RAM
 - Läs och skrivbara, Flyktiga, snabba, ganska dyra
 - SRAM snabbast, dyrast
 - DRAM långsammare, mer komplicerad, billigare per bit
 - ROM
 - Endast läsning av processorn, icke-flyktiga, snabba, varierande pris
 - FLASH är snabba, ganska billiga, och omprogrammerbara
- Sekundärminnen
 - Hårddiskar (mekaniska, SSD), flash-minnen
 - Tape, NAS (hårddiskbaserat), molntjänster (hårddiskbaserat)

Cache

Problem med högre klockfrekvenser


- Alla delar i datorn är inte lika snabba
 - Register skickar fort ut värden på bussen
 - ALU går olika fort beroende på operation
 - Shift, AND, OR etc. går fort
 - Add/sub går långsammare
 - Multiplikation ännu långsammare
- Minnen är långsamma
 - Större minnen långsammare än mindre
- Fysisk gräns: ljusets hastighet
 - 10 GHz motsvarar 100 ps/klockcykel = 3 cm (vakum!)
 - Långsammare på chip pga material

Minnen (program och datamminne)

- Utvecklingen av läshastighet för minne går långsammare än för processorn
 - Ca 20-50% bättre processorprestanda per år (avstannande)
 - Ca 10% bättre minnesprestanda (accesstid) per år
 - Större och större skillnad, processorn måste oftast vänta på minnet
- Olika hastighet och pris för olika minnen
 - Finns många typer
 - DRAM billiga per bit, långsamma och komplicerade att styra


Hastighet minne vs cpu

- CPU blir allt snabbare
 - Ex: Raspberry pi: CPU går i 1 Ghz
- Stora minnen inte snabba
 - Register, små minnen (< 100KB) i CPU: läses/skrives på 1 klockcykel (< 1 ns)
 - Små minnen nära processorn (<10MB): ett fåtal klockcykler (5-10ns)
 - Stora minnen (> 1GB) har stor latency (> 100 ns)
- Använd ett litet snabbt minne (cacheminne)
 - Ungefär lika snabbt som resten av processorn
 - Slipper vänta på läsning/skrivning till lilla minnet
- Raspberry pi exempel (ARM)
 - 3 cykler för ett litet minne (SRAM)
 - 56 cykler för ett stort minne (DRAM)




Snabbare minnesaccess

- Använd ett litet snabbt minne (cacheminne)
 - Ungefär lika snabbt som resten av processorn
 - Slipper vänta på läsning/skrivning till lilla minnet
- När cacheminnet fullt/saknar data skickas data till/från långsammare billigare minne (primärminnet).
 - Behöver inte spara mellanresultat i primärminnet
 - Skriver endast slutresultatet till primärminnet
 - Gör inte så mycket om primärminnets latens är stor
- Jfr program/data på en hårddisk
 - Arbeta med programmet mot kopia av fil i minnet, spara sedan på disk



Uppdatering av cacheminnet

- Kan hanteras manuellt/programmeringsmässigt
 - Görs mha operativsystem när det gäller hårddisk – primärminne
 - primärminnet fungerar som cacheminne för hårddisk
- Vill automatisera kopiering
 - Processor anger adress att läsa eller skriva
 - Cacheminne (liten snabbt minne) svarar med data om kopia från långsamma minnet finns i cacheminnet
 - Långsamma minnet läses om data inte finns i cacheminnet, kopia sparas i cacheminnet
 - Cacheminnet behöver komma ihåg vilken adress i primärminnet varje minnescell är en kopia av



Cacheminnets funktion

- Vanliga program har lokalitet
 - Programmet läser och skriver data i vissa delar av minnet
 - De delar av minnet som inte används behöver inte kopieras till cacheminnet
 - Samma adresser läses ofta flera gånger
- Dela upp primärminnet i små block (cachelines)
 - Hantera blocket som en enhet
 - Läs alla eller skriv alla värden i ett block
 - Block överlappar aldrig varandra
 - Block startar på adress i primärminnet med alla bytepositionsbitar i adressen = 0

Primärminne	
Adress	Data
0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...

Adress från processor	
31	... 4 3 .. 0
tag	Byte-position i cacheline (om 16 byte lång)
Cacheminnet	
index	
0	st tag Dataarea
1	st tag Dataarea
2	st tag Dataarea

Cacheminnets struktur

- Multipla cachelinjer (cachelines)
 - Innehåller kopia av block från primärminnet
- Varje cachelinje i cacheminnet består av
 - Dataarea (kopia av primärminnet)
 - Vanlig storlek 16 eller 32 bytes (128 eller 256 bit per cacheline)
 - Märkarea (tag) anger adressen till kopians original i primärminnet
 - Statusbitar (st). Giltigt innehåll i dataarea, ändrad data etc.

Primärminne	
Adress	Data
0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...

Adress från processor	
31	... 4 3 .. 0
tag	Byte-position i cacheline (om 16 byte lång)
Cacheminnet	
index	
0	st tag Dataarea
1	st tag Dataarea
2	st tag Dataarea

Exempel på fördel med datacache

- Enkelt exempel

- Program: Summera 16-bitars 2-komplementtal

```

mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
  ldrsh r3,[r1],#2
  add r2,r2,r3
  subs r0,#1
  bne loop

```

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...

- Antag minnesaccess till primärminne tar 50 klockcykler
- Antag cacheminnet läses på 1 klockcykel
- Instruktionerna ligger redan i Cacheminnet (fokus på dataaccess)
 - Hela programmet läses in till cacheminnet när 1:a instruktionen ska startas

Exempel utan datacache

- Räkna samman antal klockcykler som krävs för alla instruktioner

```

-> mov r0,#50
   mov r1,#0x5000
   mov r2,#0
loop:
  ldrsh r3,[r1],#2
  add r2,r2,r3
  subs r0,#1
  bne loop

```

1. Normal instruktion
1 klockcykel
Sammanlagt: 1 klockcykel

```

-> mov r0,#50
   mov r1,#0x5000
   mov r2,#0
loop:
  ldrsh r3,[r1],#2
  add r2,r2,r3
  subs r0,#1
  bne loop

```

2. Normal instruktion
1 klockcykel
Sammanlagt: 2 klockcykler

```

-> mov r0,#50
   mov r1,#0x5000
   mov r2,#0
loop:
  ldrsh r3,[r1],#2
  add r2,r2,r3
  subs r0,#1
  bne loop

```

3. Normal instruktion
1 klockcykel
Sammanlagt: 3 klockcykler

```

-> mov r0,#50
   mov r1,#0x5000
   mov r2,#0
loop:
  ldrsh r3,[r1],#2
  add r2,r2,r3
  subs r0,#1
  bne loop

```

4. Läsning i primärminnet
Adress 0x5000
50 klockcykler
Sammanlagt: 53 klockcykler

Exempel utan datacache, forts.

- Räkna samman antal klockcykler som krävs för alla instruktioner (steg 5 till 8)

```

mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
ldrsh r3,[r1],#2
-> add r2,r2,r3
   subs r0,#1
   bne loop

```

5. Normal instruktion
1 klockcykel
Sammanlagt: 54 klockcykler

```

mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
ldrsh r3,[r1],#2
-> add r2,r2,r3
   subs r0,#1
   bne loop

```

6. Normal instruktion
1 klockcykel
Sammanlagt: 55 klockcykler

```

mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
ldrsh r3,[r1],#2
-> add r2,r2,r3
   subs r0,#1
   bne loop

```

7. Normal instruktion
1 klockcykel
Sammanlagt: 56 klockcykler

```

mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
-> ldrsh r3,[r1],#2
   add r2,r2,r3
   subs r0,#1
   bne loop

```

8. Läsning i primärminnet
Adress 0x5002
50 klockcykler
Sammanlagt: 106 klockcykler

Exempel utan datacache, totalt

- Fortsätt med alla 50 additionerna
 - Totalt $3 + 50 \cdot 4$ instruktioner utförs
 - 203 instruktioner
 - Varje instruktion tar 1 klockcykel att hämta om ingen dataminnesaccess
 - Totalt 50 dataminnesläsningar
 - Dessa instruktioner tar 50 klockcykler var
 - Totalt antal klockcykler (utan cache för data)
 - $3 \cdot 1 + 50(3 \cdot 1 + 1 \cdot 50) = 2653$ klockcykler
 - 2500 klockcykler i ldrsh instruktionen, 153 klockcykler för övriga instruktioner


```

mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
ldrsh r3,[r1],#2
add r2,r2,r3
subs r0,#1
bne loop

```

Exempel med datacache

- Antagande om cacheegenskaper
 - Cacheline 16 bytes lång (antal byte data per cacheline)
 - Cache är 4096 bytes stor
 - $4096/16 = 256$ cachelines i cacheminnet
 - Fullt associativt
 - Vilken address som helst kan ligga i varje cacheline
 - Address från processorn 32 bitar lång
 - Tag måste vara $32-4 = 28$ bitar
- Antagande om minne
 - När 16 värden (en cacheline) hämtas som ett block behövs 60 klockcykler (burstaccess)



```

mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
  ldrsh r3,[r1],#2
  add r2,r2,r3
  subs r2,#1
  bne loop

```

index	status	tag	dataarea
0	tom	0x0000	0x0000 0x0000 0x0000 ...
1	tom	0x0000	0x0000 0x0000 0x0000 ...
2	tom	0x0000	0x0000 0x0000 0x0000 ...
3	tom	0x0000	0x0000 0x0000 0x0000 ...

Exempel med datacache, forts.

- Räkna samman antal klockcykler som krävs för alla instruktioner (steg 1-3 precis som förra gången)
 - Steg 4 lite annorlunda

```

-> mov r0,#50
   mov r1,#0x5000
   mov r2,#0
loop:
  ldrsh r3,[r1],#2
  add r2,r2,r3
  subs r0,#1
  bne loop

```

1. Normal instruktion
1 klockcykel
Sammanlagt: 1 klockcykel

```

-> mov r0,#50
   mov r1,#0x5000
   mov r2,#0
loop:
  ldrsh r3,[r1],#2
  add r2,r2,r3
  subs r0,#1
  bne loop

```

2. Normal instruktion
1 klockcykel
Sammanlagt: 2 klockcykler

```

-> mov r0,#50
   mov r1,#0x5000
   mov r2,#0
loop:
  ldrsh r3,[r1],#2
  add r2,r2,r3
  subs r0,#1
  bne loop

```

3. Normal instruktion
1 klockcykel
Sammanlagt: 3 klockcykler

```

-> mov r0,#50
   mov r1,#0x5000
   mov r2,#0
loop:
  ldrsh r3,[r1],#2
  add r2,r2,r3
  subs r0,#1
  bne loop

```

4. Läsning i primärminnet
Adress 0x5000
Finns den i cacheminnet?

TSEA28 Datorteknik Y (och U), föreläsning 13

2025-04-2564

Exempel med datacache, forts.

- Läsning address 0x5000
 - Finns inte i cacheminnet
 - Kräver läsning av primärminnet, 60 klockcykler
 - Kopia läggs i cache
 - Inklusive efterföljande 15 byte
 - Tag är address minus bitar som indexerar i dataarean
 - 4 sista bitarna väljer byte i dataarea

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...

```
mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
-> ldrsh r3,[r1],#2
    add r2,r2,r3
    subs r0,#1
    bne loop
```

index	status	tag	dataarea
0	valid	0x500	0x1234 0x5678 0xabcd ...
1	tom	0x0000	0x0000 0x0000 0x0000 ...
2	tom	0x0000	0x0000 0x0000 0x0000 ...
3	tom	0x0000	0x0000 0x0000 0x0000 ...

4. Cachemiss,
60 klockcykler
Sammanlagt: 63 klockcykler

LINKÖPINGS
UNIVERSITET

TSEA28 Datorteknik Y (och U), föreläsning 13

2025-04-2565

Exempel med datacache, forts.

```
mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
ldrsh r3,[r1],#2
-> add r2,r2,r3
    subs r0,#1
    bne loop
```

```
mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
ldrsh r3,[r1],#2
-> add r2,r2,r3
    subs r0,#1
    bne loop
```

```
mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
ldrsh r3,[r1],#2
-> add r2,r2,r3
    subs r0,#1
    bne loop
```

5. Normal instruktion
1 klockcykel
Sammanlagt: 64 klockcykler

6. Normal instruktion
1 klockcykel
Sammanlagt: 65 klockcykler

7. Normal instruktion
1 klockcykel
Sammanlagt: 66 klockcykler

index	status	tag	dataarea
0	valid	0x500	0x1234 0x5678 0xabcd ...
1	tom	0x0000	0x0000 0x0000 0x0000 ...
2	tom	0x0000	0x0000 0x0000 0x0000 ...
3	tom	0x0000	0x0000 0x0000 0x0000 ...

LINKÖPINGS
UNIVERSITET

Exempel med datacache, forts.

- Läsning address 0x5002
 - Finns i cacheminnet
 - Kräver ingen läsning av primärminnet
 - Kostnad 1 klockcykel
 - 4 lägsta bitarna väljer byte i cacheline (2)

Primärminne	
0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...

```

mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
-> ldrsh r3,[r1],#2
   add r2,r2,r3
   subs r0,#1
   bne loop

```

index	status	tag	dataarea
0	valid	0x500	0x1234 0x5678 0xabcd ...
1	tom	0x0000	0x0000 0x0000 0x0000 ...
2	tom	0x0000	0x0000 0x0000 0x0000 ...
3	tom	0x0000	0x0000 0x0000 0x0000 ...

8. Cacheträff,
1 klockcykler
Sammanlagt: 67 klockcykler

Exempel med datacache, forts.

- Cacheträffar fås för adresser 0x5004 - 0x500E
 - Kräver ingen läsning av primärminnet
 - Sammanlagt $3*1 + 1*60 + 7*1 + 8*3 = 94$ klockcykler
- Ny cachemiss för läsning av adress 0x5010
 - Läs 16 bytes med start från adress 0x5010 till dataarea rad 2 i cache
 - Uppdatera tag till address (borträknat 4 LSB-bitar)
 - Tar 60 klockcykler

Primärminne	
0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...

```

mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
-> ldrsh r3,[r1],#2
   add r2,r2,r3
   subs r0,#1
   bne loop

```

index	status	tag	dataarea
0	valid	0x500	0x1234 0x5678 0xabcd ...
1	valid	0x501	0xbeef 0xbeef 0xbeef ...
2	tom	0x0000	0x0000 0x0000 0x0000 ...
3	tom	0x0000	0x0000 0x0000 0x0000 ...

36. Cacheträff,
1 klockcykler
Sammanlagt: 154 klockcykler

Exempel med datacache, totalt

- Efter 203 instruktioner (samma som tidigare)
 - 7 cachemissar ($7 \cdot 16 = 112$ byte = 56 ord)
 - Sammanlagt $3 \cdot 1 + 50 \cdot 3 \cdot 1 + (50 - 7) \cdot 1 + 7 \cdot 60 = 616$ klockcykler
 - Jämför utan cache: 2653 klockcykler
 - Cache ger 4 gånger snabbare exekvering!

```

mov r0,#50
mov r1,#0x5000
mov r2,#0
loop:
ldrsh r3,[r1],#2
add r2,r2,r3
subs    r0,#1
bne loop

```

Viktig kommentar ang. ordlängder

- I exemplet råkar bytepositionen i cacheline vara 4 bitar lång
 - Orsak: 16 byte per cacheline
 - Stämmer bra med antal bitar i en hexadecimal siffra
 - Valt för att lättare se hur tag och minnesadress hänger ihop
- Kan vara andra värden! Ex: 5 bitar byteposition (32 byte/cacheline)
 - Tänk binär representation! $0x5034 = 0101\ 0000\ 0011\ 0100$
 - Adressen $0x5034$ delas då upp:
 - Tag: $0101\ 0000\ 001 = 010\ 1000\ 0001 = 0x281$
 - Byteposition: $1\ 0100 = 0x14$

TSEA28 Datorteknik Y (och U), föreläsning 13

2025-04-2570

Mer komplicerat exempel

- Summera värden två vektorer placerade på adress 0x5000 och 0x6000, placera svar i vektor på adress 0x6000
 - Vektorlängd: 25, elementstorlek halvord (2 byte)
 - Ungefärligt program

```
mov r0,#0x5000
mov r1,#0x6000
mov r2,#0
loop:
ldrshr3,[r0,r2]
ldrshr4,[r1,r2]
add r4,r4,r3
strh r4,[r1,r2]
add r2,r2,#2
cmp r2,#50
bne loop
```

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne

index	status	tag	dataarea
0	tom	...	...
1	tom	...	...
2	tom	...	...
3	tom	...	...
4	tom	...	...

LINKÖPINGS
UNIVERSITET

TSEA28 Datorteknik Y (och U), föreläsning 13

2025-04-2571

Mer komplicerat exempel, forts.

- Första minnesåtkomst, cachemiss på adress 0x5000
- Ladda in adress 0x5000 till första lediga cacheline (index 0)
 - Läs 16 byte till dataarea
 - Sätt tag till adress förutom de sista 4 bitarna

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne

index	status	tag	dataarea
0	valid	0x500	0x1234 0x5678 0xabcd ...
1	tom	...	...
2	tom	...	...
3	tom	...	...
4	tom	...	...

LINKÖPINGS
UNIVERSITET

TSEA28 Datorteknik Y (och U), föreläsning 13

2025-04-2572

Mer komplicerat exempel, forts.

- Andra minnesåtkomst, cachemiss på adress 0x6000
 - 2 cachemissar totalt
- Ladda in adress 0x6000 till första lediga cacheline (index 1)
 - Läs 16 byte till dataarea
 - Sätt tag till adress förutom de sista 4 bitarna

loop:
ldrsh r3,[r0,r2]
ldrsh r4,[r1,r2]
add r4,r4,r3
strh r4,[r1,r2]
add r2,r2,#2
cmp r2,#50
bne loop

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne

index	status	tag	dataarea
0	valid	0x500	0x1234 0x5678 0xabcd ...
1	valid	0x600	0x4321 0x1111 0x0001 ...
2	tom	...	...
3	tom	...	...
4	tom	...	...



TSEA28 Datorteknik Y (och U), föreläsning 13

2025-04-2573

Mer komplicerat exempel, forts.

- Tredje minnesåtkomst, skrivning på adress 0x6000
 - Ingen cachemiss (uppdatera inte primärminnet)
 - 2 cachemissar totalt
- Spara nya datat till motsvarande plats i cacheminnet
 - Värdet i d1 = 0x1234+0x4321=0x5555, indikera ändrat värde i cacheline (dirty)
 - Index 0, 1:a ordet i dataarean (byte 0 och 1)

loop:
ldrsh r3,[r0,r2]
ldrsh r4,[r1,r2]
add r4,r4,r3
strh r4,[r1,r2]
add r2,r2,#2
cmp r2,#50
bne loop

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne

index	status	tag	dataarea
0	valid	0x500	0x1234 0x5678 0xabcd ...
1	dirty	0x600	0x5555 0x1111 0x0001 ...
2	tom	...	...
3	tom	...	...
4	tom	...	...



Mer komplicerat exempel, forts.

- Fjärde minnesåtkomst, läsning på adress 0x5002
 - Cacheträff, data finns i cache index 0, 2:a ordet
 - 2 cachemissar totalt
- Femte minnesåtkomst, läsning på adress 0x6002
 - Cacheträff, data finns i cache index 1, 2:a ordet
 - 2 cachemissar totalt

loop:

```
ldrsh r3,[r0,r2]
ldrsh r4,[r1,r2]
add r4,r4,r3
strh r4,[r1,r2]
add r2,r2,#2
cmp r2,#50
bne loop
```

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne

index	status	tag	dataarea
0	valid	0x500	0x1234 0x5678 0xabcd ...
1	dirty	0x600	0x5555 0x1111 0x0001 ...
2	tom	...	...
3	tom	...	...
4	tom	...	...

Mer komplicerat exempel, forts.

- Sjätte minnesåtkomst, skrivning på adress 0x6002
 - Cacheträff, data skrivs till index 1, 3:e ordet
 - 2 cachemissar totalt
- Inga cachemissar för adresser till och med 0x500e respektive 0x600e
 - 2 cachemissar totalt

loop:

```
ldrsh r3,[r0,r2]
ldrsh r4,[r1,r2]
add r4,r4,r3
strh r4,[r1,r2]
add r2,r2,#2
cmp r2,#50
bne loop
```

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne

index	status	tag	dataarea
0	valid	0x500	0x1234 0x5678 0xabcd ...
1	dirty	0x600	0x5555 0x6789 0xabce ...
2	tom	...	...
3	tom	...	...
4	tom	...	...

Mer komplicerat exempel, forts.

- 25:e minnesåtkomsten, Cachemiss på adress 0x5010
 - 3 cachemissar totalt
- Ladda in adress 0x5010 till första lediga cacheline (index 2)
 - Läs 16 byte till dataarea
 - Sätt tag till adress förutom de sista 4 bitarna

loop:

```
ldrsh r3,[r0,r2]
ldrsh r4,[r1,r2]
add r4,r4,r3
strh r4,[r1,r2]
add r2,r2,#2
cmp r2,#50
bne loop
```

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne

index	status	tag	dataarea
0	valid	0x500	0x1234 0x5678 0xabcd ...
1	dirty	0x600	0x5555 0x6789 0xabce ...
2	valid	0x501	0xbeef 0xbeef 0xbeef ...
3	tom	...	...
4	tom	...	...

Mer komplicerat exempel, forts.

- Fortsätter tills alla 25 halvord lästs från adress 0x5000-0x5064 respektive 0x6000-0x6064
- Totalt 14 cachemissar
- Alla skrivningar hamnar i cache
 - Vid någon senare tidpunkt töms cacheline och skrivs till primärminnet
 - Tex pga full cache eller speciell signal från processorn

loop:

```
ldrsh r3,[r0,r2]
ldrsh r4,[r1,r2]
add r4,r4,r3
strh r4,[r1,r2]
add r2,r2,#2
cmp r2,#50
bne loop
```

Primärminne


0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne

index	status	tag	dataarea
0	valid	0x500	0x1234 0x5678 0xabcd ...
1	dirty	0x600	0x5555 0x6789 0xabce ...
2	valid	0x501	0xbeef 0xbeef 0xbeef ...
3	dirty	0x601	0xcfef 0xbeef 0xbef0 ...
4	valid	0x502	0x0000 0x1111 0x2222 ...

Fullt associativ cachestruktur


- **Fördel**
 - Enkel att använda (och förstå?)
 - Alla cachelines kan placeras var som helst i cacheminnet
 - Använder hela cacheminnet
- **Nackdel**
 - Dyr
 - Varje cacheline innehåller jämförelsehardvara för att jämföra tag och adressens tag-del
 - Tag är lång (antal bitar i adress - 4 i exemplet ovan)
 - Långsam
 - Resultat från alla jämförelser ska samlas ihop innan beslut om cache-hit eller cache-miss



Cacheminne			
index			
0	st	tag	Dataarea
1	st	tag	Dataarea
2	st	tag	Dataarea

Direktadresserad cache

- Varje cacheline från minnet kan bara placeras på en plats i cache
 - Cache < Minne => flera olika minnesadresser placeras på samma plats i cache
- Del av adressen används för att bestämma index (dvs rad) i cache
 - Bitmönstret sparas inte i cache
- Resten adressen sparas i tag för att ange vilket minnesblock som finns i cache
 - Endast en jämförelse per minnesaccess: Adressens högsta bitar jämfört med lagrad tag
 - Enklare implementera, kan använda vanliga minnen
 - 1 jämförare för hela cache istället för 1 jämförare för varje cacheline



Cacheminne			
index			
0	st	tag	Dataarea
1	st	tag	Dataarea
2	st	tag	Dataarea

Direktadresserad cache, exempel

- Samma uppgift som tidigare
 - 32 bitar adress
 - 20 bitar tag indikerar vilket minnesblock data kommer ifrån
 - 8 bitar index för att välja cacheline i cacheminnet
 - 4 KB minne, 16 byte/cacheline => 256 cacheline
 - 4 bitar indexering inom dataarean i varje cacheline
 - 16 byte per cacheline (dataarea)

```

loop:
ldrsh  r3,[r0,r2]
ldrsh  r4,[r1,r2]
add     r4,r4,r3
strh    r4,[r1,r2]
add     r2,r2,#2
cmp     r2,#50
bne     loop
  
```

Primärminne	
0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne			
index	status	tag	dataarea
0	tom	...	...
1	tom	...	...
2	tom	...	...
3	tom	...	...
4	tom	...	...

Direktadresserad cache, exempel

- Minnesåtkomst 1, cachemiss på adress 0x5000
- Endast index 0 får lagra data från adress 0x5000 (indexbitar i adress = 00000000)
- Läs 16 byte från adress 0x5000, sätt tag till resten av bitarna i adress (bit 31 till 12)

```

loop:
ldrsh  r3,[r0,r2]
ldrsh  r4,[r1,r2]
add     r4,r4,r3
strh    r4,[r1,r2]
add     r2,r2,#2
cmp     r2,#50
bne     loop
  
```

Primärminne	
0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne			
index	status	tag	dataarea
0	valid	0x5	0x1234 0x5678 0xabcd ...
1	tom	...	...
2	tom	...	...
3	tom	...	...
4	tom	...	...

TSEA28 Datorteknik Y (och U), föreläsning 13

2025-04-2582

Direktadresserad cache, exempel

- Minnesåtkomst 2, läsning på adress 0x6000
 - Endast index 0 får lagra data från adress 0x6000 (indexbitar i adress = 00000000)
 - Adress har tag = 0x6, cacheminne har tag = 0x5 => cachemiss!
 - Måste ersätta innehåll i cacheline index 0
- Läs 16 byte från adress 0x6000, sätt tag till resten av bitarna i adress (bit 31 till 12)
 - Totalt 2 cachemissar

```
loop:
ldrsh r3,[r0,r2]
ldrsh r4,[r1,r2]
add r4,r4,r3
strh r4,[r1,r2]
add r2,r2,#2
cmp r2,#50
bne loop
```

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne

index	status	tag	dataarea
0	valid	0x6	0x4321 0x1111 0x0001 ...
1	tom	...	...
2	tom	...	...
3	tom	...	...
4	tom	...	...



TSEA28 Datorteknik Y (och U), föreläsning 13

2025-04-2583

Direktadresserad cache, exempel

- Minnesåtkomst 3, skrivning på adress 0x6000.
 - Adress har tag = 0x6, cacheminne har tag = 0x6 => cacheträff
 - Markera data ändrat (dirty)
 - Totalt 2 cachemissar

```
loop:
ldrsh r3,[r0,r2]
ldrsh r4,[r1,r2]
add r4,r4,r3
strh r4,[r1,r2]
add r2,r2,#2
cmp r2,#50
bne loop
```

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne

index	status	tag	dataarea
0	dirty	0x6	0x5555 0x1111 0x0001 ...
1	tom	...	...
2	tom	...	...
3	tom	...	...
4	tom	...	...



TSEA28 Datorteknik Y (och U), föreläsning 13

2025-04-2584

Direktadresserad cache, exempel

- Minnesåtkomst 4, läsning på adress 0x5002
 - Adress har tag = 0x5, cacheminne har tag = 0x6 => cachemiss!
 - Behöver ersätta innehåll på index 0 i cache
 - Dirty flaggan satt, skriv först data till primärminne (alla 16 byte)
 - Totalt 3 cachemissar

loop:
ldrsh r3,[r0,r2]
ldrsh r4,[r1,r2]
add r4,r4,r3
strh r4,[r1,r2]
add r2,r2,#2
cmp r2,#50
bne loop

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...

Cacheminne

index	status	tag	dataarea
0	valid	0x5	0x1234 0x5678 0xabcd ...
1	tom	...	...
2	tom	...	...
3	tom	...	...
4	tom	...	...

LINKÖPINGS
UNIVERSITET

TSEA28 Datorteknik Y (och U), föreläsning 13

2025-04-2585

Direktadresserad cache, exempel

- Minnesåtkomst 5, läsning på adress 0x6002
 - Adress har tag = 0x6, cacheminne har tag = 0x5 => cachemiss!
 - Totalt 4 cachemissar
- Varje läsning ger cachemiss i detta exempel
 - Totalt 100 cachemissar kommer ske
 - Kunde lösts om annan adress använts för en av vektorerna
 - T ex 0x5400 instället för 0x5000

loop:
ldrsh r3,[r0,r2]
ldrsh r4,[r1,r2]
add r4,r4,r3
strh r4,[r1,r2]
add r2,r2,#2
cmp r2,#50
bne loop

Primärminne

0x5000	0x1234 0x5678 0xabcd ...
0x5010	0xbeef 0xbeef 0xbeef ...
0x5020	0x0000 0x1111 0x2222 ...
0x6000	0x4321 0x1111 0x0001 ...
0x6010	0x1100 0x0000 0x0115 ...
0x6020	0xffff 0xffff 0xffff ...


Cacheminne

index	status	tag	dataarea
0	valid	0x6	0x5555 0x1111 0x0001 ...
1	tom	...	...
2	tom	...	...
3	tom	...	...
4	tom	...	...

LINKÖPINGS
UNIVERSITET

Gruppassociativ cache – en kompromiss

- Låt varje adress i primärminnet kunna placeras på flera ställen i cache
- Exempel
 - I en fyrvägs gruppassociativ cache kan en viss adress i primärminnet placeras i en av fyra cachelines
 - I princip 4 direktadresserade cache placerade bredvid varandra, kräver 4 jämförelser per åtkomst i cache
- I exemplet ovan skulle tag öka i längd
 - 22 bitar till tag, 6 bitar för index till cacheline, 4 bitar för byteposition i cacheline



index												index			
0	st	tag	Dataarea	st	tag	Dataarea	st	tag	Dataarea	st	tag	Dataarea	0		
1	st	tag	Dataarea	st	tag	Dataarea	st	tag	Dataarea	st	tag	Dataarea	1		
2	st	tag	Dataarea	st	tag	Dataarea	st	tag	Dataarea	st	tag	Dataarea	2		

Skrivning till cache, alternativ

- Writeback
 - Skrivningar sker bara till cache
 - Flagga indikerar om data måste skrivas till primärminne när cacheline töms
 - Ändrad data skrivs tillbaks senare
- Writethrough
 - Skrivningar går alltid till primärminnet
 - Kopia av värdet lagras också i cache
 - Enklare att implementera, mindre effektivt

Val av cacheline att ersätta, alternativ

- LRU – Least recently used
 - Håll reda på vilken cacheline som inte använts på länge
 - Dyrt att hålla reda på vilken som senast använts
- Random
 - Slumpmässigt val. Billigare, dock större risk ta fel
- Round-Robin/FIFO
 - Kasta ut den cacheline som varit i cachen längst, oberoende om den använts nyligen etc.
 - Lite billigare

Val av cache parametrar

- Associativitet
 - Vanligen 2 till 8 idag
 - Störst vinst när man går från direktadresserad till 2-vägs associativ cache
 - Högre associativitet betalar sig dåligt
- Vanligt ha separat data och instruktionscache
 - Kallad nivå1 cache
 - Båda läser data från samma minne vid cachemissar
- Multipla nivåer av cache möjliga
 - T ex AMD multiprocessorer: Nivå1, nivå2, nivå3 cache innan primärminnet nås

Problem orsakade av cache

- Data från I/O
 - Läsning av t ex statussignaler får inte lagras i cache (missar ändringar från externa signaler)
 - Skrivning i rätt ordning?
- Cache-koherens
 - Om primärminnet kan skrivas från flera enheter (Multiprocessor) måste allas cache få reda på ändringen
 - Notering: variabler i C taggande med "volatile" kommer inte undan problemet med cache-koherens
 - Behöver få hårdvara och/eller mjukvara hantera tömning av cache i vissa fall

Praktiska kommentarer inför lab5

- Laboration 5 info
 - Använder hårdvara ansluten till windowmaskiner (lablokal Grinden)
 - Placerade i ett låst labb
 - Access på schemalagd tid samt efter att alla 1:a labbtillfällen genomförts
 - Bara en person inloggad per maskin
 - Ni måste kontrollera i schemaservern så inte undervisning pågår i labbet!
- Lab 5 använder rdp-protokoll för att prata med windows maskiner
 - Info på rdpklienter.edu.liu.se

Dagens föreläsning

- Cache
 - Princip
 - Exempel
 - Olika typer