

# Applikationsspecifika Integrerade kretsar


## Tentamen

TSTE81

för Y4, D4 och TE


- Tid: Onsdag 25 Augusti 1999 kl. 14.00 - 18.00
- Plats: MJ4
- Ansvarig lärare: Kent Palmkvist, 281347, 0708917839
- Hjälpmedel: Räknedosa, Formelsamling i Aktiva och Tidsdiskreta filter, Formelsamling i kretsteori samt allmänna tabellverk.
- Anvisningar: För godkänd tentamen fordras ca 30 poäng.  
OBS: Alla uppgifter ska lösas, även om du fått godkänt på den muntliga deltentamen.
- Visning: Fredag 10 September 1999 kl. 13.00-14.00  
(Kent Palmkvists tjänsterum)
- Lösningar: Anslås på Systemtekniks anslagstavla i labkorridoren
- Betygslista: Anslås senast 1999-09-08 på anslagstavlan i labkorridoren

1.
  - a) Kan det finnas mer än en kritisk loop i en algoritm? Motivera ditt svar. (2)
  - b) Finns det något tal i SDC-notation som inte har mer än en representation? Motivera ditt svar. (2)
  - c) Vad kallas den topologi som ger en fullständig sammankoppling mellan beräkningselement och minnen i en multidatorarkitektur. (2)
  - d) Är antal ordlängden i ROM:et i en distribuerad aritmetikenhet alltid lika med den längsta ordlängden för koefficienterna i algoritmen? Motivera ditt svar. (2)
  - e) Vad utmärker en schemulering som är sampelperiodsoptimal (Eng: sample period optimal)? (2)
  
2. Algoritmen nedan skall implementeras med hjälp av homogena processorelement. Additionerna har en latency av 2 tidsenheter, och multiplikationen  $b_2$  tar 2 tidsenheter och  $b_3$  tar 5 tidsenheter.
  - a) Rita precedensgraf. (6)
  - b) Schemulera så en ALAP schemulering nås. (6)



3. Algoritmen ovan skall implementeras med hjälp av en isomorphisk mappning. Additionerna har en latency av 0 klockcykler, och multiplikationen  $b_2$  tar 5 tidsenheter och  $b_3$  tar 6 tidsenheter. Sampelperioden skall vara 20 klockcykler.
  - a) Beräkna  $T_{min}$ . (4)
  - b) Inför shimming delays. (6)
  - c) Vilken latency har implementationen? (4)

4. En multiplikation skall implementeras med ett bit-seriellt beräkningselement. Koefficienten skall vara  $-0.375$ .
- Rita strukturen för en allmän bitseriell multiplicerare baserad på en skiftackumulatorstruktur. Ange vilka styrsignaler som skall finnas. (6)
  - Förenkla strukturen så mycket som möjligt. (6)
5. Algoritmen i uppgift 2 skall implementerad med bit-seriella vektorprocessorer.
- Rita strukturen hos implementationen. Använd block som vektorprocessorer och fördröjningselement. Ange även vilka operationer respektive element utför. (6)
  - Rita strukturen för den största av vektor-processorerna om dom baseras på distribuerad aritmetik. Beskriv även innehåll i eventuella ROM. (6)



6. Schemuleringen ovan skall implementeras med homogena processorelement.
- Allokera processorelement. Använd clique partitionering. (6)
  - Hur många bussar behövs det minst för att implementera schemuleringen? Motivera ditt svar. (4)
7. Detta är poängen för de muntliga deltentorna. (10)