

Simulering med ModelSim

– En kort introduktion

TSEA22 Digitalteknik D

Simulering i ModelSim

Följande dokument beskriver steg för steg hur en VHDL-modell simuleras i Modelsim. Sist i dokumentet finns några övningsexempel.

1. Kopiera zip-arkivet [TSEA22](#) från kurshemsidan till "H:/" och välj **Extract All**.

2. Starta Modelsim

Start → All Programs → ModelsimSE.. → Modelsim

➤ Close

3. Skapa ett projekt

File → New → Project

- Project name: "XOR_sim"
- Project Location: "H:/TSEA22/VHDL_lektion/XOR"
- OK
- Add Existing File: " H:/TSEA22/VHDL_lektion /XOR/XOR_gate.vhd"
- OK
- Close

I fliken **Library** finns en lista på alla tillgängliga bibliotek och dess tillhörande objekt. Konstruktion finns under "work". I fliken **Project** listas alla VHDL-filer som finns i det nuvarande projektet.


4. Kompilering

Compile → Compile all


5. Simulering

För att simulera kretsen måste insignaler specificeras. Detta kan antingen göras med GUI:t, via transcript-fönstret eller genom att skriva in de kommandon som ska köras i ett makro, en .do-fil, som sedan anropas från transcriptfönstret. Börja med att följa stegen i guiden för GUI:t. När ni kör kommandona från GUI:t kommer motsvarande textkommandon att dyka upp i transcriptfönstret. Skapa sedan en fil sim.do där ni klipper in de kommandon ni vill köra.

GUI

- Library: work/xor_gate
- Höger klick → *Simulate*
- Objects: markera alla signaler
- Höger klick → *Add Wave*
- Wave: högerklicka på "a", välj "Clock" :
offset="25ns", Duty="50",
Period="100ns" . **OK**
- Wave: högerklicka på "b", välj
"Force": Value="0", **OK**
"Force" Value"1", "Delay for"="200ns",
OK
- Ändra "Run Length" till 400 ns
- Klicka på "run" 

Run Length och run-knapp



Do-fil

Prova nu att göra om simuleringen genom att skriva kommandona i en .do-fil. I XOR-katalogen finns en tom sim.do-fil. Öppna den:

- *File* → *Open*
- *Välj Do Files (*.do)*
- *Välj sim.do*

Skriv in följande rader kod i sim.do. Dessa svarar mot GUI-inmatningarna gjorda innan.

```
vsim xor_gate  
add wave sim:/xor_gate/*  
force -freeze sim:/xor_gate/a 1 25, 0 75 -r 100  
force -freeze sim:/xor_gate/b 0 0, 1 200  
run 400
```

Spara sim.do.

Kör filen genom att i transcript-fönstret skriva
> do sim.do


Om man är nöjd med simulerade variabler men vill t ex modifiera insignalerna så behöver inte simuleringen startas om helt. Då räcker det med att använda restart-kommandot enligt följande kod:

```
# vsim xor_gate  
# add wave sim:/xor_gate/*  
restart -force  
force -freeze sim:/xor_gate/a 1 25, 0 75 -r 100  
force -freeze sim:/xor_gate/b 0 0, 1 200  
run 400
```


Här har rader i koden kommenterats bort med #. Prova att ändra insignalerna genom att modifiera do-filen och simulera xor-grinden med de nya insignalerna.

6. Visa resultat

Resultatet av en simulering visas i Figur 1. Med vänster musknapp flyttas markören, en gul vertikal linje. Värdena vid markerad tidpunkt visas till höger om signalnamnen. Figur 2 visar vågfönstrets zoom-funktionalitet.



Figur 1. Resultatet av simuleringen.



Figur 2. Wave-fönstrets zoom-funktionalitet. Klicka på musens scrollhjul och rör musen i riktning längs pilarna för att få motsvarande funktion.

Mäta tid

För att mäta tid mellan två tidpunkter behöver man lägga till en markör. Detta görs på följande sätt.

- Lägg till markör: *Add* → *Cursor*

Dividers


I variabelistan kan det vara trevligt att dela in variabler i t ex in- och ut-gångar. Det finns möjlighet att lägga till så kallade dividers, en slags rubrikrader i signallistan, på följande sätt.

- Högerklicka på signalen "a" → *Add* → *New Divider*
Divider Name="Ingångar"
- Högerklicka på signalen "y" → *Add* → *New Divider*
Divider Name="Utgångar"

Byta färg för logiska nivåer

I Figur 1 är hög signalnivå indikerad med guldfärg. Detta erhålls genom att göra följande inställning:

- ModelSim fönstret: *Tools* → *Edit Preferences..* → *Wave Windows* → *LOGIC_1* → *Palette* → *Gold*



7. Addera en signal i VHDL filen

Antag att ni vill skapa en inverterad utsignal till XOR-grinden, dvs $z = \text{not } y$. Börja med att beskriva den nya utsignalen i vhdl-filen XOR_gate.vhd. Detta kan göras i modelsim genom följande steg

- Gå till Modelsims huvudfönster och fliken **Project**
- Höger klicka på XOR_gate.vhd → *Edit*
- Lägg till signalen "z <= not y;"

Filen kompileras genom att klicka på

- *Project* → *Compile* → *Compile Selected*

Vid kompilering kan det hända att det dyker upp **röda felmeddelanden** i transcript-fönstret. Dessa går att dubbelklicka på så ges mer information om vad som gått fel. Om koden kompilerat felfritt står det med grön text i transcript-fönstret att "Compile of XOR_gate.vhd was successful". Då är det dags att simulera kretsen

- do sim.do.

Det går att inkludera kompileringssteget i do-filen genom att lägga till raden vcom XOR_gate.vhd först. Exempel på kod:

```
vcom XOR_gate.vhd
restart -force
force -freeze sim:/xor_gate/a 1 25, 0 75 -r 100
force -freeze sim:/xor_gate/b 0 0, 1 200
run 400
```

8. Kombinera signaler i vågfönstret.

Antag att räknestillståndet på en räknare simulerats fram med 4 tillståndsvariabler. I detta fall vore det trevligare om det i vågfönstret istället för de fyra binära signalerna visade motsvarande hexadecimala siffra. Detta är möjligt. Låt oss göra stegen som krävs för att kombinera utsignalerna för XOR-grinden.

- Markera de signaler i vågfönstret som skall slås ihop till en vektor i detta fall signal y och z.
- Höger klick på signal → *Combine Signals ...*
Fyll i vektornamn, Result Name="u", **OK**

Nu ska den nya vektorsignalen dyka upp i vågfönstret och värdena indikeras med binära tvåbitsord. För att visa värdet på vektorn som positiva heltal gör:

- Wave fönstret: Högerklicka på signalnamnet → *Radix* → *Unsigned*

9. Övriga funktionalitet som kan var bra att känna till

Byta färg på en signal


Wave fönstret: Höger klick på signal → *Properties* → *Wave Color*

Spara vågfönster från en simulering


Wave fönstret: *File* → *Export* → *Image..*

Uppgift 1. Konstruera med hjälp av VHDL en BCD-räknare som har samma funktion som 74LS160 och simulera konstruktionen i Modelsim. I den kopierade katalogen finns en underkatalog med namn Counter. I den katalogen finns Counter.vhd och sim.do som kan användas för att skapa räknaren och simuleringen. Använd funktioner som finns i VHDL, tex "a <= a + 1" (minimering mha Karnaughdiagram behöver INTE göras). Simulera det beteende som finns uppritat i databladet för räknaren och som exemplifieras nedan.

Insignaler: CLR, LOAD, A, B, C, D, CLK, EN_P, EN_T
 Utsignaler: Q3, Q2, Q1, Q0, RCO



Uppgift 2. Simulera VHDL-filen till kodlåset från lab 2 (uppgift 10). Nedan visas ett förslag på hur simuleringsresultatet kan se ut. I simuleringen har en asynkron clear-signal lagts till som nollställer kretsen vid 25 ns. Värdena på q beror förstas på vald tillståndskodning. Värdena på x ändras asynkront vid $n * 100 + 10$ ns där n är ett heltal. Den synkroniserade insignalen är x_sync. Utsignalen betecknas u.



Uppgift 3. Gör förberedelseuppgiften till laboration 4. Se sida 2 och 3 i labkompendiet.